Hitech logo

Тренды

TSMC планирует освоить 1,6-нм техпроцесс в 2026 году

TODO:
Екатерина Шемякинская27 апреля, 08:22

Тайваньская компания начнет производство 1,6-нм чипов к 2026 году, чтобы сохранить лидерство в следующем десятилетии. Новая 1,6-нм технология значительно увеличит плотность размещения логических элементов и их быстродействие по сравнению с 2-нм техпроцессом N2P. Скорость переключения транзисторов увеличится на 8-10% при неизменном напряжении, энергопотребление снизится на 15-20% при сохранении производительности, а в серверном сегменте плотность размещения транзисторов увеличится в 1,1 раза. TSMC планирует начать массовое производство чипов по 2-нм техпроцессу N2 во второй половине 2025 года, а затем перейти к 1,6-нм в следующем году.

Самые интересные технологические и научные новости выходят в нашем телеграм-канале Хайтек+. Подпишитесь, чтобы быть в курсе.

TSMC представила свою технологию A16 на Североамериканском технологическом симпозиуме в Санта-Кларе, штат Калифорния. Выбор площадки косвенно намекает не только на соперничество с Intel в этой сфере, но и на готовность TSMC внедрять передовую технологию в США. Одним из условий получения субсидий от властей страны было обязательство TSMC наладить производство чипов по 2-нм технологии в Штатах в этом десятилетии.

TSMC пока не разглашает, будут ли чипы, произведенные по 1,6-нм техпроцессу, выпускаться на их американских заводах. В TSMC лишь сообщили, что новая 1,6-нм технология значительно увеличит плотность размещения логических элементов и их быстродействие по сравнению с техпроцессом N2P. Утверждается, что скорость переключения транзисторов увеличится на 8-10% при неизменном напряжении, энергопотребление снизится на 15-20% при сохранении быстродействия, а в серверном сегменте плотность размещения транзисторов увеличится в 1,1 раза. TSMC в рамках 1,6-нм техпроцесса A16 будет использовать структуру транзисторов с окружающим затвором, которую Samsung уже применяет в 3-нм техпроцессе, а также подвод питания с оборотной стороны кремниевой пластины. Это решение позволит улучшить характеристики чипов. Intel также планирует использовать подобное решение в своих технологиях 20A и 18A, начиная с 2025 года.

Технологический процесс N2 планируется освоить в массовом производстве во второй половине 2025 года, после чего компания перейдет к технологии A16. В том же 2025 году TSMC планирует внедрить техпроцесс N4C, который будет отличаться от N4P сниженной на 8,5% себестоимостью производства чипов при относительно низкой сложности внедрения. Ожидается, что процент выхода годной продукции по этому техпроцессу будет выше.

Представители TSMC сообщили, что компания ускорила разработку технологии A16, учитывая запросы некоторых компаний, заинтересованных в возможности производства чипов для систем искусственного интеллекта. Интересно, что для выпуска 1,6-нм продукции TSMC, вероятно, не потребуются литографические сканеры с высоким числом апертуры (High-NA EUV). Первыми клиентами TSMC по техпроцессу A16 станут разработчики ускорителей вычислений, в отличие от привычного сценария процессоров для смартфонов.

Между тем, Intel планирует освоить техпроцесс 14A к концу 2026 года или в начале 2027 года. Однако различия в методиках оценки основных геометрических параметров их литографических технологий не позволяют прямо сравнивать решения разных производителей. Как бы то ни было, TSMC планирует освоить техпроцесс A16 к 2026 году, а Samsung намерена начать выпуск чипов 1,4-нм класса к 2027 году.

Помимо анонса 1,6-нм техпроцесса, TSMC представила ряд других инноваций. К 2027 году TSMC освоит разновидность технологии CoWoS, позволяющую интегрировать на кремниевой пластине чипы с несколькими разнородными кристаллами, память HBM и другие компоненты. К концу 2025 года TSMC сертифицирует новые методы упаковки чипов, специально разработанные для автомобильной промышленности. Эти методы будут отвечать повышенным требованиям надежности и безопасности, предъявляемым к автомобильным электронным системам. К 2026 году TSMC обеспечит прямую интеграцию оптических соединений на уровне упаковки полупроводниковых чипов.