Анализ показал, что минимальный шаг металлизации в этом техпроцессе составляет 32,5 нм — показатель, который оказался меньше заявленного у Intel 18A (36 нм). Чем меньше шаг металлизации, тем плотнее расположены межсоединения, и тем больше транзисторов можно соединить на той же площади. В итоге плотность транзисторов SMIC N+3 достигает 113,4 млн транзисторов на квадратный миллиметр, что немного выше показателя TSMC N6 — 107,7 млн транзисторов/мм². Высота стандартной ячейки была снижена с 252 до 228 нм, а шаг затвора контактов уменьшился с 63 до 57 нм. Таким образом, SMIC удалось выйти на уровень плотности, близкий к зрелым 7-нм технологиям TSMC, несмотря на отсутствие доступа к EUV-литографии.
Платой за этот прогресс стала повышенная сложность производства. Компания применяет технологию SAQP — литографию самовыравнивающимся четырехкратным рисунком. В отличие от TSMC N6, где используется более простой метод SADP, SMIC приходится несколько раз обрабатывать один и тот же шаблон. Это требует большего количества масок, повышает требования к точности совмещения слоев и увеличивает себестоимость производства.
По оценке аналитиков, SMIC фактически достигает аналогичной плотности более дорогим и менее эффективным путем.
Huawei пытается компенсировать ограничения производства за счет дизайна микросхемы. Площадь Kirin 9030 Pro осталась на уровне предыдущего Kirin 9020 — около 140 мм², но внутри удалось разместить больше вычислительных блоков. Конфигурация процессора была изменена с 1 большого и 3 средних ядер на 1 большое и 4 средних ядра, количество GPU-блоков выросло с 4 до 6, а нейронный процессор получил дополнительное ядро Tiny NPU. Также были расширены кэш-память и внутренние блоки обработки данных.
Однако по производительности Kirin 9030 Pro пока уступает флагманским решениям Apple и Qualcomm. Его графический ускоритель (Maleoon 935) соответствует уровню топовых мобильных чипов 2022 года и отстаёт от текущего флагмана Snapdragon 8 Elite в 2,4–2,6 раза. Архитектура процессорных ядер близка к решениям Arm предыдущего поколения. Основная проблема Huawei связана не столько с архитектурой чипов, сколько с ограничениями производственного процесса: Apple и Qualcomm используют N4 и N3P от TSMC. Поэтому компания ищет альтернативные способы повышения производительности.
Одним из таких направлений стала концепция под названием LogicFolding — трехмерное масштабирование логики. Вместо традиционного уменьшения размеров транзисторов Huawei предлагает разделять логические блоки на несколько слоев и соединять их вертикально с помощью сверхплотных соединений. Такой подход должен сократить длину передачи сигналов, снизить задержки и энергопотребление.
Согласно дорожной карте Huawei, к 2031 году компания планирует достичь тактовой частоты большого ядра в 5 ГГц и эквивалентной плотности 295 млн транзисторов/мм² — что сопоставимо с планируемым узлом TSMC класса 14A. Первые чипы Kirin с поддержкой LogicFolding ожидаются осенью 2026 года.
При этом SemiAnalysis осторожно оценивает перспективы LogicFolding. Аналитики отмечают, что показатели плотности в таких системах нельзя напрямую сравнивать с обычными однослойными чипами: многослойная структура автоматически увеличивает расчетное количество транзисторов на площадь.
В итоге отчет SemiAnalysis показывает двойственную картину. С одной стороны, SMIC и Huawei смогли добиться заметного прогресса без доступа к EUV-литографии. С другой, этот путь остается более сложным, дорогим и ограниченным по производительности. Китайская полупроводниковая отрасль делает ставку на оптимизацию дизайна и создание собственной производственной экосистемы.
