Кевин Чжан, старший вице-президент по развитию бизнеса TSMC, на Североамериканском технологическом симпозиуме 2024 года сообщил, что компания не завершила работу над технологиями 5-нм и 4-нм класса, но уже добилась некоторых успехов. Переход с N5 на N4 позволил улучшить плотность расположения транзисторов на 4% благодаря оптическому уменьшению, а также повысить их производительность.

Технология N4C, которая разработана на базе N4P, представляет собой часть семейства техпроцессов N5/N4. Она включает в себя переработку стандартных ячеек и ячеек SRAM, изменение дизайна и сокращение количества слоев маскирования, что позволяет снизить затраты до 8,5%. Эти изменения упрощают производственный процесс, что потенциально может повысить выход годной продукции за счет меньшей сложности и сниженных требований к площади.

N4C использует ту же инфраструктуру дизайна, что и N4P, однако до сих пор неясно, можно ли будет напрямую перенести IP от N5, N4 и N4P на чипы, базирующиеся на N4C. Пока неизвестно, насколько легко их будет адаптировать к N4C.

Введение технологии N4C — стратегически важный шаг для TSMC, поскольку оно может стимулировать переход клиентов на этот более экономичный процесс. Новый процесс обещает оптимальное сочетание энергоэффективности, производительности и занимаемой площади (PPA), что делает его привлекательным для широкого круга клиентов компании.

TSMC планирует начать массовое производство чипов с использованием технологии N4C в 2025 году. К этому времени компания будет иметь шестилетний опыт производства продуктов на основе 5-нм процессов и ожидает, что N4C обеспечит хороший уровень выпуска годной продукции и снизит её стоимость. К 2025 году многие инструменты для производства на 5-нм технологиях устареют, что может сделать N4C и подобные узлы единственными доступными и экономически выгодными вариантами.